Bedrijfsomschrijving: Locatie: Beverwijk. Dit productiebedrijf opereert binnen de maakindustrie en ontwikkelt elektronische systemen voor huishoudelijke apparaten en gerelateerde toepassingen. De organisatie levert oplossingen die gericht zijn op functionele prestaties, betrouwbaarheid en kwaliteitsborging gedurende het volledige ontwikkeltraject
Vacature kenmerken Standplaats Den Haag Contractduur 1 jaar Uren per week 38 Lees de informatie in deze vacature zorgvuldig door om precies te begrijpen wat er van potentiële kandidaten wordt verwacht. - 38 Maandsalaris €4,867.00 -
Job Description 5+ years of experience in RTL functional verification for FPGA and/or ASIC designs Advanced knowledge of SystemVerilog and UVM Hands-on experience with verification EDA tools (e.g., Siemens, Cadence, Synopsys) Strong analytical and problem-solving abilities with
Fortaegis Technologies is seeking a Design Verification Engineer to verify RTL designs for FPGA and ASIC products. Lees de informatie in deze vacature zorgvuldig door om precies te begrijpen wat er van potentiële kandidaten wordt verwacht.