Job Description 5+ years of experience in RTL functional verification for FPGA and/or ASIC designs Advanced knowledge of SystemVerilog and UVM Hands-on experience with verification EDA tools (e.g., Siemens, Cadence, Synopsys) Strong analytical and problem-solving abilities with
Step into a career with ASM, where cutting edge technology meets collaborative culture. Voor de volgende functie kunnen diverse soft skills en ervaring vereist zijn. Zorg ervoor dat u het onderstaande overzicht zorgvuldig controleert. For over
Fortaegis Technologies is seeking a Design Verification Engineer to verify RTL designs for FPGA and ASIC products. Lees de informatie in deze vacature zorgvuldig door om precies te begrijpen wat er van potentiële kandidaten wordt verwacht.